通信电子电路论文提纲

论文题目：ETC系统中专用短程通信技术基带电路的设计与实现

摘要：随着公路交通的发展,道路拥堵成为当今社会所面临的主要问题。智能交通ITS（Intelligent Transport System）成为解决道路拥堵的主要方案。其中,电子不停车收费系统ETC（Electronic Toll Collection）成为ITS中,解决道路拥堵一种重要的方法。专用短程通信DSRC（Dedicated Short Range Communication）基带电路是ETC芯片中重要的组成部分。DSRC连接着MCU和射频单元,主要是实现对解码之后数据的处理工作。基带电路主要包括发送和接收电路,编解码电路以及唤醒电路四个模块。国家在2007年制定了相应的关于电子收费专用短程通信的国家标准,目的是规范国内相关产业的发展,国家标准的发布在推动ETC系统的普及起到了很大的作用。近些年来,随着国家高速的发展,以往的国家标准已经不太适应快速发展的交通建设。因此,新一代ETC系统芯片即将被应用于交通道路发展过程中。本文首先对国家标准进行详细的分析和阐述,然后通过分析通信协议中相关的数据链路层信息,分析帧结构的封装方式以及固定有效信息帧的具体地信息位。在满足实际的芯片设计功能要求的情况下,提出在本次设计中,主要是以降低基带电路功耗为主要设计指标。降低功耗的过程中分别从系统层到电路层面,对整个芯片中功耗的问题进行优化。在DSRC通信协议电路中,唤醒电路是从系统层面对ETC系统芯片进行功耗优化,唤醒电路处于工作状态时,ETC系统中其他电路均处于关断或者睡眠状态,接收到唤醒使能信号之后,MCU反馈相应的使能信号,从而使发送链路和接收链路才能够正常工作。在电路层面,不同电路模块的特点,采用门控时钟的方法,对DSRC通信协议标准中的主要电路模块进行功耗优化。最后和当前主流市场中所运用的实际芯片进行对比,本文所设计的ETC芯片在功耗方面有15%的降低,在芯片面积方面有10%的节省。整个芯片DSRC通信协议基带电路设计主要采用“自顶向下”的设计方法,将各个模块进行合理的划分。使用Verilog电路语言来实现基带电路的设计工作。对于FM0编解码模块,采用tsmc的0.18um工艺schematic原理图进行电路搭建设计工作。然后进行电路的功能验证工作,最后采用tsmc的0.18um工艺进行DSRC基带电路后端版图设计工作。

关键词：电子不停车收费系统;车载单元;DSRC通信协议;FM0编解码

学科专业：工程硕士（专业学位）

摘要

ABSTRACT

缩略语对照表

第一章 绪论

1.1 电子不停车收费系统背景

1.1.1 国内外ETC系统的研究现状

1.2 ETC系统介绍

1.2.1 系统结构

1.3 论文研究内容及结构

第二章 DSRC通信协议标准

2.1 DSRC通信协议介绍

2.2 DSRC协议标准的层次结构

2.2.1 物理层

2.2.2 数据链路层

2.2.3 数据链路层工作方式

2.2.4 MAC子层

2.2.5 LLC子层

2.3 DSRC通信协议功耗分析

2.3.1 数字电路的功耗

2.3.2 低功耗设计方法

2.4 本章小节

第三章 DSRC通信协议体系架构设计

3.1 DSRC通信协议数据帧结构

3.1.1 标志域

3.1.2 地址字段

3.1.3 控制域

3.1.4 信息域

3.1.5 帧校验域

3.2 DSRC通信协议电路设计

3.2.1 发送链路模块

3.2.2 接收链路模块

3.2.3 唤醒电路模块

3.2.4 FM0编解码电路模块

3.3 本章小结

第四章 基于DSRC通信协议基带电路设计

4.1 发送机模块设计

4.1.1 发送机缓存模块

4.1.2 CRC校验

4.1.3 插0模块和并/串转换

4.1.4 插入前导码和后导码

4.1.5 发送控制状态转移和低功耗设计

4.2 接收机模块设计

4.2.1 接收链路设计

4.2.2 接收机链路仿真

4.3 FM0编码和解码电路设计与实现

4.3.1 FM0码和NRZ码

4.3.2 数字通信电路中位同步

4.3.3 FM0编码电路设计

4.3.4 FM0解码电路设计

4.4 唤醒电路模块

4.4.1 唤醒电路模块设计

4.5 DSRC通信协议数字电路的实现

4.5.1 数字后端设计流程

4.5.2 DSRC后端版图

4.6 芯片性能分析

4.7 本章小结

第五章 总结与展望

5.1 全文总结

5.2 研究展望

参考文献

致谢