基于FPGA的接口转换电路设计
摘 要：21世纪是信息化的世纪，计算机技术迅速发展，越来越多的计算机采用传输速率更快且性能更加优良的USB接口，而个人计算机上的RS232，正在逐渐被淘汰。但在工业领域中RS232应用仍十分广泛。本文在此应用背景下，研究和设计USB与RS232之间的接口转换电路，硬件开发采用了SOPC设计思想，添加不同功能的模块，构建NIOS II系统，在Quartus II中完成硬件开发，而软件开发在NIOS II IDE中完成，利用FPGA平台，实现USB与RS232之间的接口转换，实现上位控制计算机与底层设备之间的数据通信。
关键词：USB接口;RS232接口;FPGA;SOPC
随着计算机科学技术的迅速发展，如今对计算机的数据通信速度有了更高的要求，因此计算机的外围接口也发展迅速。由于USB在个人计算机上应用越来越广泛，逐渐淘汰了RS232，但目前仍然很多采用RS232串行接口的工业设备、仪器仪表领域中，考虑到可行性和成本原因，立即将这些设备改造成USB接口是不可行的。因此本文选择在FPGA开发平台下实现USB转RS232接口，通过这样将计算机与传统的设备相连，实现USB与RS232接口的双向数据传输，同时也扩大了USB的传输距离。
一、基于FPGA嵌入式IP的SOPC系统
基于FPGA的嵌入式IP硬核SOPC系统是在FPGA中预先植入NIOS处理器。为了更好的通用性，必须将常规的嵌入式处理器集成诸多通用和专用的接口，但这样又不得不增加芯片的成本和功耗。但如果将ARM或者其他处理器核以IP硬核的方式植入FPGA中，利用FPGA的可编程逻辑资源和可擦除性，按照系统功能需求来添加接口功能模块，如USB模块和RS232模块，既能实现目标系统功能，又能实现系统的低成本和低功耗。这样使得FPGA灵活的硬件设计与处理器的强大软件功能有机地结合在一起，更有效地实现SOPC系统。
虽然基于FPGA嵌入IP硬核能有效降低系统成本和功耗，但也有不足之处：(1)IP硬核多来自第三方公司。(2)这些IP硬核是预先植入系统的。(3)设计者无法根据实际需要改变处理器的结构。(4)无法根据实际设计者的需求在同一FPGA开发板中集成多个处理器。根据以上不足，FPGA生产商设计了嵌入式系统IP软核。利用Quartus II和SOPC Builder，对NIOS II及其外围设备进行模块构建，使得系统能够满足设计者在硬件结构、功能特点、资源占用方面的要求，而且不同于IP硬核，NIOS II软核在同一FPGA下可以添加多个IP软核，只要FP
GA的逻辑资源够用就行。在成本方面，因为NIOS II是Altera公司直接提供，因此省下支付第三方厂商的知识产权费用。
二、接口硬件电路设计
本文采用的是CH376芯片作为USB接口的芯片。CH376芯片是文件管理控制芯片，用于单片机系统读写U盘或者SD卡中的文件，本文主要用到了CH376芯片的USB设备方式。其中CH376采用8位并口接口方式连接到FPGA上进行控制。
根据CH376手册，了解CH376的特点，设计出在3.3v电源电压下USB的外围电路。本文设计的USB电路有一下几个特点：(1)自供电：5VVCC;(2)传输速度：12Mbps;(3)USB芯片：CH376。(4)时钟电路：12MHz晶振。
接口转换主要思想是在FPGA上面构建NIOS II系统平台，这样在SOPC Builder中已经添加了RS-232模块，因此串口可以直接连接到FPGA上，只需要保证电气的相容性即可。在RS-232外围电路设计中，采用了MAX3232芯片来完成RS232总线电平与TTL电平的转换。
三、基于NIOS II IDE系统软件开发
USB分主机模式和设备模式，本文主要用到了USB的设备模式。FPGA开发板通过USB接口与电脑相连，电脑里面的上位机来发送、接收USB数据，实现FPGA开发板与电脑的数据通信。本论文通过设计的USB接口连接到FPGA上，用FP
GA来控制USB芯片的接收、发送数据，这样在FPGA NIOS II系统内完成USB接口与RS232接口的数据交换。基于FPGA的SOPC设计思想，在开发过程中主要使用到了Quartus II9.0、SOPC Builder、NIOS II IDE9.0软件。
将所做的USB接口、RS232接口通过导线连接到黑金FP
GA开发板的扩展引脚上，同时将USB接口通过USB数据线连接到电脑上，RS232接口通过串口线连接到电脑上，通过上位机串口调试助手和USB调试助手来验证调试转换电路设计是否实现。
图1 硬件电路低连接图
如图2所示，打开串口调试助手，串口设置为COM1，波特率设置为115200，校验位为NONE，数据位为8，停止位为1。当在串口调试助手中发送数据“西南交通大学电气工程学院”时，数据经过FPGA，在NIOS II系统内完成数据转换，由USB接收，在USB调试助手上显示出来“西南交通大学电气工程学院”。在USB调试助手中输入“Southwest jiaotong University”，点击“Send”，数据经过FPGA，在NIOS II系统内被串口接收，并在上位机程序串口调试助手中正确显示出来。经过在上位机程序USB调试助手和串口调试助手中的调试，能够完成USB接口转换RS232接口，正常实现接口之间的数据转换。
图2 USB接口与RS232接口调试窗口图
结论：本文在查询翻阅国内外关于接口转换的期刊文献的基础上，阐述了本文基于FPGA的接口硬件电路设计的理论基础和可行性。在阐述了USB接口和RS232接口通信原理后，从3个主要部分入手：首先是自行设计外围硬件电路，通过跳线连接到FPGA上;然后是硬件开发中实现将外围硬件电路USB接口和RS232接口与FPGA连接起来构成一个NIOS II系统，最终实现硬件电路的开发;最后是接口电路的软件开发，在实现USB接口、RS232接口与FPGA互连后，主要软件编程驱动实现USB与RS232的接口数据通信，完成接口转换。
参考文献：
[1] 周立功等.SOPC嵌入式系统基础教程.北京：北京航空航天大学出版社，2006
[2] 孙源.基于FPGA的多功能串行通信测试系统设计：[硕士学位论文].南京：南京理工大学控制理论与控制工程，2010
作者：郭鑫 马俊
随着高清电视显示技术的发展，液晶电视作为目前最优的显示终端得到了广泛的应用。本文主要从液晶电视屏接口电路构成的角度来介绍液晶电视屏接口电路的应用设计，包括时序控制接口电路的设计和背光接口电路的设计。
液晶电视屏接口电路架构
液晶电视屏接口电路主要由两个部分组成：一是时序控制接口电路(Timing Control InterfaceCircuit，简称TCON)，主要是传送数字视频的LVDS(Low VoltageDifferential Signaling，低电压差分信号)信号以及提供液晶屏时序控制电路(TCON)所需的电源;另一个是背光接口电路(Backlight Interface Circuit)，主要是提供背光源的供电以及背光灯的开关控制和亮度控制。图1所示为液晶电视屏接口电路的系统框图。
时序控制接口电路设计
1 LVDS接口电路设计
目前LVDS接口主要有两种分类方式。一是按照单位时钟内传送的像素数量，可分为单通道、双通道和四通道三种。二是按照传输的像素位数，可分为8位和10位两种。目前上市的主流液晶电视屏的LVDS接口主要有以下几种：8位单通道、8位双通道和10位四通道。
8位单通道接口
8位是指传送的LVDS信号包含彩色的色深为8位，一共能呈现23+8=16.7M的色彩。单通道是指在单位时钟内只传送一个完整像素数据。如图2所示，在DE(Data Enable，数据使能)信号为高电平时，单位时钟区间内只传送了一个像素。在8位单通道设计中，LVDS接口需要四个数据通道(四组数据差分对)和一个时钟通道(一组时钟差分对)来传送信号。
8位单通道设计通常用于分辨率为i366×768的液晶电视屏，它的参考时序表如表1所示。通过表1可以计算出LVDS时钟频率的典型值：
flvds=行总周期×场总周期×场频=1648×810×60=80MHz
在设计中要注意LVDS的工作时钟频率一定要在其典型值附近，以保证LVDS数据传送的正确性。
8位双通道接口
8位双通道设计通常用于分辨率为1920×1080的液晶电视屏。双通道是指在单位时钟内同时传送两个像素：奇像素和偶像素，如图3所示。
在8位双通道的设计中，每个通道都由四个数据通道(四组数据差分对)和一个时钟通道(一组时钟差分对)组成。如果分辨率为1920×1080的液晶电视屏采用8位单通道的设计，LVDS的工作时钟频率大约为150MHz，超过大多数LVDS发射器的工作频率，因此1080p的8位液晶电视屏采用双通道设计，这样LVDS的工作时钟频率只要75MHz即可(150MHz/2=75MHz)。
10位四通道接口
随着HDMI的深入应用，DeepColor深色技术渐渐成为液晶电视领域的重要应用，彩色色深也从8位向10位、12位甚至16位方向发展，因此10位色深的液晶电视屏也开始进入消费市场。10位的LVDS信号包含彩色的色深为10位，一共能呈现23+10=10.7亿种色彩，能够让消费者在液晶电视屏上欣赏前所未见的生动真实的色彩。10位色深消除了屏幕色带，实现了彩色色调之间的平滑过渡和细微的色阶变化，呈现更加细致逼真的画面。尤其在低亮度下，能支持更大的画面对比度，能够呈现黑白颜色之间更多倍数的灰度阴影，实现更佳的色彩补偿。四通道是指单位时钟内同时传送四个像素，如图4所示。10位四通道设计主要用于宽色域的1080D高清液晶电视屏。
2 TCON电源控制电路设计
为了满足液晶电视屏的上下电时序要求，TCON的供电需要加控制开关，通常我们选用PMOS作为TCON电源控制开关，共特点导通电阻小，导通电流大，封装小。
PMOS参数选择
TCON的供电电压一般分为3.3V、5V和12V三种，工作电流大小一般在3A以内。因此，设计师在选用PMOS时需注意以下参数：
(1)漏极(Drain)与源极(Source)之间的最大压差|Vds|max
我们要求Vds的绝对值必须大于TCON的供电电压。例如，当TCON供电为3.3～5V时，可以选用|Vds|max=12V的PMOS;当TCON供电为12V时，可以选用|Vds|max=20V的PMOS。
(2)栅极(Gate)与源极(Source)之间的最大压差|Vgs|max
设计时需要考虑|Vgs|设计值<|Vgs|max，通常设计师可将|Vgs|设计值设在PMOST作的典型值上，此时PMOS的导通电阻值最小，允许导通的工作电流最大。例如某PMOS的工作典型参数如表2所示。
从表2的参数中，设计师可以很容易设置该PMOS的工作点：将|Vgs|设计值设为4.5V，此时导通电阻值Rds(on)=0.055Ω，允许导通的工作电流为3.5A。
PMOS电路分析
图5是一个典型的TCON电源控制电路，Q1为PMOS，Q2为NPN型三极管。TCON的供电电压为12V，因此Q1需选用|Vds|max>12V的PMOS。R1和R2用于设置PMOS导通时的栅极电压值，以使|Vgs|设计值工作在PMOS推荐的工作点。电容C2连接PMOS的栅极和漏极，用于限制PMOS瞬间导通时的冲击电流，防止冲击电流过大造成TCON系统工作不正常。TCON_CTL是系统控制PMOS开关的控制信号，当TCON_CTL为高电平，晶体管Q2导通，Q2的集电极为低电平，此时12V电压通过电阻R1和R2的分压来设置Q1的栅极电压，使|Vgs|设计值工作在PMOS推荐的工作点，Q1导通;当TCON_CTL为低电平，晶体管Q2截止，Q1的栅极电压为12V，此时|Vgs|=OV<|Vgsth|(栅极导通门限电压，通常在0.5V附近)，Q1截止。
背光接口电路设计
背光接口电路包括背光板供电电路和背光控制电路，它是液晶电视屏背光灯工作的重要支撑。
1 背光板供电电路设计
背光板供电电路主要是提供背光灯工作的直流输入电压，通常小尺寸液晶屏背光板直流输入电压为12V，大尺寸液晶屏背光板直流输入电压为24V。背光板电路通常称为逆变器(Inverter)，它将输入的直流电压转换成交流的高电压，以点亮背光灯。逆变器电路产生的交流高电压可达到上千伏，频率为40～80kHz，但电流很小，只有几毫安。可以说，液晶电视最耗电的部分就是背光板供电电路，它大约占整个液晶电视功耗的70%～80%，因此背光供电电路的节能
设计成为目前的热点设计。目前背光电路设计主要有三种电路架构：全桥架构、半桥架构和推挽架构。这三者特点及适用范围如表3所示。
2 背光控制电路设计
背光控制电路主要是背光灯的开关控制和亮度控制。
背光灯的开关控制设计
背光灯的开关控制设计主要是考虑控制起作用的时机。如图6所示，在TCON上电过程中，背光灯控制信号电压要求为低电平，否则液晶电视屏会显示杂乱的图像。等到LVDS信号开始传送好的图像时，再开启背光控制，将其电压置为高电平，此时正确的画面就显示在液晶电视屏上。当液晶电视需要待机时，应该先关闭背光控制，将其电压置为低电平，接着将LVDS信号关闭，最后将TCON电源关闭。只有按照图6所示的信号时序，才能保证液晶电视屏在上电和待机时不会显示杂乱的图像。
背光灯的亮度控制设计
目前背光灯的亮度控制设计主要有两种：一种是PWM波控制;另一种是直流电平控制。
PWM波控制是利用PWM波的占空比大小来决定背光灯的亮度，当PWM波占空比大时，背光灯变亮，当PWM波占空比小时，背光灯变暗，如图7所示。当占空比为100%时，背光灯达到最亮，当占空比为0%时，背光灯最暗。目前液晶电视常常提到动态背光灯控制技术，其根本就是利用PWM波的占空比来控制背光灯的亮度，而调整背光灯亮度的依据一般有两种方式：环境亮度和动态画面亮度。例如，当环境光线较亮时，可以提高背光灯亮度以提升画面透亮度;当环境光线较暗时，可以适当降低背光灯亮度以使画面亮度适应人眼观赏。
直流电平控制就是直接利用直流电压值控制背光灯的亮度，当直流电压值变大，背光灯亮度就变亮;直流电压值变小，背光灯亮度就变暗。实际上，直流电平控制的实质也是将直流电平转换成PWM波来控制背光灯的亮度。
结语
本文介绍了目前主流液晶电视屏接口电路的应用设计，分别从时序控制接口电路和背光接口电路两个方面阐述液晶电视屏接口电路设计的思路和方法。随着高清电视技术和3D视频技术的迅猛发展，液晶电视屏接口电路也会随之更新换代，朝着高清化、宽带化、通用化的方向发展。
作者：王征宇
摘 要：介绍了USB接口协议。基于该协议采用PDIUSBD12器件和AT89S52微处理器组成的数据采集装置，该装置与PC机连接，在PC机中运行数据处理程序，显示信号波形。同时阐述了系统的总体设计思想及其层次结构，并给出了系统结构图。该系统采用USB 总线传输数据，为数据采集系统与计算机之间的通讯提供新的思路。
关键词：USB接口；AT89S52微处理器；数据采集
数据采集技术是以传感器、信号测量与处理、微型计算机等技术为基础形成的一门综合应用技术，主要研究信息数据的采集、存储、处理以及控制等涉及模拟信号调理、模拟信号数字化、数字信号处理等方面，并具有很强的实用性。早期常见的数据采集系统一般通过传统接口如RS232串口、并口或PCI总线与PC机进行通信。串口连接方式简单，但传输速度有限；并口传输方式据线连接复杂，传输距离较近，而且在Windows环境下开发消息驱动方式麻烦；PCI总线已无法满足PC机发展的速度，过多的拍接口也会增加芯片成本，并且PCI扩展槽在PC机的内部，使用非常不方便。本论文所设计的基于USB接口的数据采集系统，引入了USB这种新型的通信接口，使得整个系统不再那么庞大，且连接方便支持即插即用，其数据传输速度远远高于普通的串口和并口，它的应用对采集系统的设计增添了亮点，也为USB外围设备的开发增加了经验。
1 USB协议介绍
USB（Universal Serial Bus，通用串行总线）是一种标准的连接接口，在把外围设备与计算机连接时，不必重新配置规划系统，也不必打开机壳和调整接口卡的指拨开关，会自动识别这些接口设备，并且配置适当的驱动程序，无需用户再重新配置。USB接口，实现了热插拔的特性，用户可迅速方便地连接PC主机的各种接口设备。另外，在连接PC机时，对所有USB接口设备，提供了一种“全球通用”的标准连接器（A型与B型），取代了各种传统外围端口，如串行端口、并行端口以及游戏接口等。同时USB接口还允许将多达127个外围设备同时串接到PC的一个外部的USB接口上。
2 系统设计
采用USB接口的数据采集系统由终端数据采集装置和上位机应用系统组成。其中数据采集装置以AT89S52微处理器组成。向前由A/D电路组成，向后采用USB接口电路与PC机连接。信号通过A/D转换单元转换成数据流，在单片机的控制下，通过USB接口向PC机传送数据。在PC机中运行数据处理程序，显示信号波形，且单片机也可受PC机的控制。其系统结构框图如图1所示。
3 USB接口电路设计
3.1 PDIUSBD12芯片简介
PDIUSBD12是一款性价比很高的USB器件。通常用在基于微控制器的系统，通过高速通用并行接口与微控制器进行通信，并且支持本地的DMA传输。该器件采用模块化的方法实现一个USB接口在众多可用的微控制器中选择最合适的作为系统微控制器，允许现存的体系结构并使固件投资减到最小。这种灵活性减少了开发时间、风险和成本，是开发低成本且高效的USB外围设备解决方案的一种最快途径。PDIUSBD12完全符合USBI.1规范，也能适应大多数设备类规范的设计：如成像类、大容量存储类、通信类、打印类和人工输入设备类等。因此，PDIUSBD12非常适合做很多外围设备，如打印机、扫描仪、外部大容量存储器和数据码相机等。
PDIUSBD12所具有的低挂起功耗连同Lazy Clock输出，可以满足使用ACPI、OnNOW和USB电源管理的要求，其低的操作功耗可以应用于使用总线供电的外设。此外，PDIUSBD12还集成了许多特性，包括SoftConnetTM、GoodLinkTM、可编程时钟输出、低频晶振和终止寄存器集合。所有这些特性都为系统节约了大量的成本，同时使USB功能在外设上的应用变得容易。
3.2 PDIUSBD12接口芯片与单片机AT89S52的连接
PDIUSBD12与单片机AT89S52的连接如上图2所示。AT89S52的8位数据通过并行方式发送到PDIUSBD12的8位数据线上，P2.3连接到CS_N，作为片选信号，中断请求信号由INT_N送出到INT1/P3.3引脚，由单片机AT89S52响应中断请求。其它引脚按照一般设置。
4 结束语
随着电子技术和计算机技术的高速发展，嵌入式系统的应用越来越广泛，较之各种传统接口速度比较慢、没有统一的标准、成本较高、占用空间的局限性，USB接口凭借其成本低，使用方便，支持即插即用，易于扩展，传输速率高等优点，势必在PC外围设备的应用中发挥越来越重要的作用。
参考文献
[1] 中国专利技术博览会..http：//www.sinofint.com.cn .2004.
[2] MAX146，MAX147芯片手册.http：//www.maxim-ic.com/quick_view2.cfm/qv_pk/1591，1997.
[3] 王朔，李刚.USB接口器件PDIUSBD12的接口应用设计.单片机与嵌入式应用，2002. （4）：56-57.
[4] 周立功. PDIUSBD12固件编程与驱动开发.北京：北京航空航天大学出版社，2003.27.
作者：宁宇
摘要:为满足某型设备数据显示和输入需要,采用CPLD/FPGA技术,结合VHDL硬件描述语言设计显示接口转换电路。该电路能够将MDA标准信号转换至DVI标准信号,并扩充数据输入端口,使得当前主流液晶显示器能够方便应用于基于单板机的测控设备,取得了良好的效果。
关键词:CPLD/FPGA;VHDL语言;MDA标准接口;DVI标准接口;信号转换
Designing Some Circuit for Signal Transformation Base on CPLD/FPGA
LEI Jin-hong, LIU Jie, XIE Jiang-rong
(Wuhan China PLA Group 63981, Wuhan 430311, China)
Key words: CPLD/FPGA; VHDL programming language; MDA standard interface; DVI standard interface; signal transformation
MDA接口是计算机视频显示的第一个标准接口,它只支持字符显示功能,无图形功能,无彩色显示能力,也无灰度等级。目前,计算机显示接口标准从结合VHDL硬件描述语言设计MDA,发展到VGA、XGA、SVGA,直到最新DVI。理所当然,DVI接口(Digital Visual Interface,数字视频接口)是近年来随着数字化显示设备的发展而发展起来的一种显示接口,有着更快的显示速度,和高质量的显示画面。
上世纪80年代设计基于单板机的某型自动化测控设备,实时输出大量数据,当时选用MDA标准接口的显示器进行显示,并集成输入接口(键盘接口)。随着科技的进步和时代的发展,当前市场上显示器主流为带DVI接口的液晶显示器,MDA标准接口的显示器越来越少,严重影响该型设备的正常工作。为挽救该型设备,文中提出一种采用可编程逻辑器件CPLD/FPGA技术,设计显示接口转换电路,将MDA接口标准显示信号转换至DVI接口标准显示信号。
1 接口定义
1.1 MDA接口
该型自动化测试设备显示器集成视频输入接口和键盘接口,接口定义如下:
1.1.1 MDA接口定义
MDA标准接口定义见表1。MDA显示标准的字符显示规格为80列X25行,分辨率为720X350,行频为18.432KHZ,场频为50HZ,信号接口采用九针D形接口。
1.1.2 键盘接口
键盘接口采用RS232C接口。RS232C接口是目前最常用的一种串行通讯接口,接口定义见表2。
1.2 DVI接口定义
DVI接口标准是Intel、Compaq、IBM、HP、NEC、Fujitsu等公司共同推出的接口标准,直接接受纯数字信号。
2 设备通信机理
该型设备与显示设备采用三线同步串行通信,在发送端利用编码器把要发送的数据和发送时钟组合在一起,通过传输线发送到接收端,在接收端再用解码器从数据流中分离出接收时钟,时序逻辑关系如图1所示。
从图1可看出,数据接收或发送时,首先帧同步信号先触发一个瞬时启动脉冲,之后保持低电平有效,时钟信号紧随其后,数据在时钟信号的上升沿保持稳定,并开始采样和传输,每个时钟周期收发一位字符数据,串行数据成批连续发送和接收。
3 基于CPLD/FPGA的接口结构设计
利用CPLD/FPGA技术,同时结合VHDL硬件描述语言设计三线同步串行通信控制显示转换接口电路,其功能结构如图2所示。
整个显示接口电路的内部结构主要由时钟分频模块、系统接口控制逻辑、视频信号转换模块、键盘输入模块等四大模块构成。
时钟分频模块主要用于数据收/发模块产生同步时钟信号。系统接口控制逻辑主要用于各种逻辑功能信号的控制,同时还可以接收中断仲裁逻辑模块产生的中断信号,控制数据的接收或者发送操作。
视频信号转换模块和、键盘输入模块是接口电路的核心部分,其模块接口见图3和图4。
信号转换流程:在帧同步脉冲信号触发下,MDA视频数据在时钟信号rclk上升沿到来时保持稳定,并通过rdata信号线进入数据接收模块。在该模块内部,视频数据经过串/并变换,接收FIFO作为数据缓冲器,将接收到的数据锁存在VHDL程序指定的两个地址寄存器中,一个地址单元存储数据的高八位,另外一个地址单元存储数据的低八位,当数据存满这两个地址单元后,接口向系统发出一个“接收缓存满”的接收中断标志int,系统微处理器响应后,数据被全部取出,并行数据被送往系统的DVI接口,重复进行相同操作,直至连续接收并显示完所有数据。
数据输入流程:在sgate帧同步脉冲信号触发下,键盘输入的并行数据在时钟信号sclk上升沿到来时保持稳定,并通过数据发送模块开始数据发送。在模块内部,首先发送FIFO数据缓冲器,当并行数据存满该缓存单元后,数据发送模块向系统发出一个“发送缓存满”的发送中断标志int,系统微处理器响 应后,并行数据从发送FIFO内读出,经过并/串变换成串行数据,最高位MSB最前,最低位LSB最后,并被送往发送数据信号线Sdata上,发送至外围设备接口,重复进行相同操作,直至发送完毕所有数据,数据发送过程结束。
4 结束语
采用基于CPLD/FPGA技术、结合VHDL硬件描述语言设计MDA标准接口向DVI标准接口转换电路,克服传统硬件电路元器件多,功耗大,体积大等缺点。运用该电路,当前市场上带DVI接口的主流液晶显示器均可用于显示某型自动化测控设备,显示效果良好,增强设备的兼容性、开发性,便于升级和维护。
参考文献:
[1] 廖日坤.CPLD/FPGA嵌入式应用开发技术白金手册[J].北京:中国电力出版社,2005.
[2] 马彧.CPLD/FPGA可编程逻辑器件实用[J].北京:机械工业出版社,2006.
[3] 付永庆. VHDL语言及其应用[J].北京:高等教育出版社,2005.
[4] 袁新燕.计算机外设与接口技术面向专业规范[J].北京:高等教育出版社,2008.
作者：雷金红,刘杰,谢江蓉
摘要：近年，嵌入式系统的设计被应用到越来越多的领域，但由于嵌入式操作系统的应用是与硬件设计紧密相关的，因此，根据不同的应用环境，需对uClinux内核源码进行适当的修改。文中根据实际工程设计案例，对串行接口电路的硬件设计与uClinux内核的裁剪进行了详细的描述，为uClinux操作系统在嵌入式领域的应用起到了一定的借鉴作用。
关键词：串口电路;uClinux;嵌入式系统;裁剪
The Disign of Serical Circuit Based on uClinux Embedded System
HU Qing-wu， YU Ying
(Shenyang Aircraft Design and Research Institute， Shenyang 110035， China)
Key words： Serial circuit; uClinux; Embedded system; Edit
根据实验任务的需要，实现上位机与下位机之间的快速数据传输，构建了以S3C4510B芯片为核心，配以存储容量为2M的Flash存储器，存储容量为16M的SDRAM寄存器，成功的将以串行接口电路为信息交换窗口的嵌入式系统应用到实际工程中。
1 硬件电路设计
1.1 Flash存储器接口电路设计
本系统选用了一片HY29LV160，其单片存储容量为2M字节，用于存放程序代码，系统上电或复位后从此处获取指令开始执行。因此，若要将Flash存储器配置到指定路径下，需在硬件设计时考虑存储器CE端、OE端、BYTE位的连接方式[1][2]，本系统电路连接方式如图1所示。
图1 Flash存储器设计电路
1.2 串行接口电路设计
串口电路在本系统中用于完成最终的通信功能，由于RS-232标准所定义的高、低电平信号与本系统所选用的硬件不同，因此，在硬件设计时，选用了MAX232芯片作为电平转换器，具体硬件连接方式如图2所示。
图2 串行接口设计电路
2 针对硬件设计的uClinux内核修改
2.1 片内寄存器的修改
在hardware.h中定义了本系统的时钟频率为50 MHz：
#define fMCLK_MHz ( 50 * MHz)
通过ROM/SRAM/Flash Bank0 与DRAM/SDRAM/Bank0 ，分别定义了16位数据宽度与
32位数据宽度[3]。
# define DSR (2<<0)
# define DSD (3<<12)
2.2 cnofig.in与hardware.h文件的修改
为满足本系统所需的存储器空间，对config.in文件与hardware.h文件进行修改：
#define ROM_BASE0 ((0x00000000>>16) <<10)
# define SDRAM_BASE0 ((0x01000000)>>16)<<10)
#define SDRAM_NEXT0 ((0x02000000>>16)<<20)
#define ROM_NEXT0 ((0x00200000>>16)<<20)
2.3 Makefile文件的修改
在Makefile文件中，需要修改uClinux的运行地址，即程序开始执行的地址，也即Flash中前64K的位置。具体方式如下：
ZREALADDR=0x00008000
ZTEXTADDR=0x00010000
2.4 配置文件的修改
为了控制配置文件的显示[4]与编译内核时的宏，符合本系统所设计的16M的SDRAM需求，对配置文件进行如下修改：
FLASH_MEM_BASE 0x01000000
2.5 波特率的设定
内核默认的波特率是19200，N，8，1，无流控。与本系统相符，因此不需要改动。
通过make image指令对内核进行编译，系统可以成功运行。至此，根据文中所设定的硬件环境，针对uClinux内核的裁剪已经全部完成，基于uClinux嵌入式操作系统的串行接口电路可以成功的将编译后内核程序烧入到Flash芯片中，并进行上位机与下位机之间的正常通信。
3 总结
文中针对特定的硬件设计，详细介绍了基于uClinux嵌入式操作系统的串行接口电路设计方法，随着嵌入式系统的普及，像uClinux这种内核裁剪灵活的操作系统，必将应用到越来越多的工程领域。
参考文献：
[1] 杨德斌，吴海涛，李慧斌.基于ARM-uClinux的在线数据采集前端机[J].仪表技术与传感器，2007(3)：19-20.
[2] 黄江平，吴昊.基于ARM和CC-Link的恒压供水加压站设计[J].仪表技术与传感器，2012(4)：48-50.
[3] 李光驹.ARM应用系统开发详解[M].北京：清华大学出版社，2004.
[4] 黄庆生.Linux基础教程[M].北京：人民邮电出版社，1999.
作者：胡庆武 于颖
摘要：LVDS接口电路已成为平板显示系统信号传输的首选，被广泛应用于数字视频高速传输系统。本文设计了一个LVDS接口驱动电路，该驱动电路采用共模反馈环路使输出LVDS信号的共模电平稳定。在输入信号为800MHz情况下应用1stSilicon 0.35μm CMOS混合信号工艺在 Cadence Spectre环境下对驱动器电路进行了仿真，结果表明所设计的驱动电路各项技术参数完全符合LVDS标准。
关键词：低压差分信号;接口电路;驱动器
Design of a LVDS Interface Driver for Panel Display System
ZHANG Tao, SHU Lin-feng, ZHENG Dong-jun, WANG Jing, YAN Jin-chong
(College of Information Science and Engineering, Wuhan University of Science and Technology, Wuhan, Hubei 430081, China )
引言
传统的模拟或数字LCD控制器视频界面随着数据传输速度的提高会产生难以解决的高电磁干扰、高功耗问题。目前存在的点对点物理层接口如RS422、RS-485、SCSI以及其它数据传输接口标准由于其在速度、噪声/EMI、功耗、成本等方面所固有的限制越来越难以胜任，采用新的技术解决I/O接口问题成为必然趋势[1-2]。低压差分信号(LVDS)因其信号摆幅低，故大大提高了传输速度，减小了功耗，LVDS以差分形式传输信号故具有低噪声、低电磁干扰，采用CMOS工艺制造的LVDS接口电路集成度高，具有良好的兼容性且成本低廉，LVDS的出现为解决数字视频系统数据传输瓶颈问题提供了可能。 LVDS接口电路已经成为平板显示系统和LCD控制器输出接口的首选，被广泛应用于数字视频高速传输系统。
基于LVDS标准(IEEE STD.1596.3)的接口传送电路一般由CMOS串行化器和LVDS驱动器组成。CMOS串行化器将并行CMOS数据按一定的时钟速率转换成串行数据提供给LVDS驱动器，LVDS驱动器用来发送串行LVDS数据以及LVDS传输时钟，将数据和时钟同时发送给LVDS接收电路[3]。
1LVDS系统设计
LVDS信号传送系统由一个恒流源(典型值为3.5mA)驱动一对差分信号线组成，图1所示为LVDS驱动器原理图。
M1、M2、M3和M4是尺寸工艺相同的NMOS晶体管，工作于开关状态。驱动器由一个恒流源(350mA)驱动一对差分信号线组成，输出接终端匹配电阻，构成回路。M1、M4和M2、M3在信号的作用下轮流导通和截止,在输出端产生±3.5mA的回路电流。由于接收端有很高的直流输入阻抗，驱动电流将全部流经100Ω的终端电阻在接收器输入端产生约350mV的压降。当驱动状态反转时,流经终端电阻的电流方向改变,于是在接收端产生了一个有效0或1的逻辑状态，从而把一位CMOS信号转换成了LVDS信号。
LVDS标准[4](IEEE STD.1596.3)要求稳定的共模电压，文献[5]和传统的设计中多采用由两个大电阻构成的分压器实现共模电压的稳定[5]。采用大的电阻是为了降低其上的电流,但在CMOS工艺中大电阻需要特别大的版图面积或者片外分离元件，这两种选择都不利于节省芯片设计和制造的成本[6]。
2带共模反馈的LVDS接口驱动电路设计
由于输出共模电平对器件的特性和失配相当敏感，而且不能通过差动反馈来达到稳定，为了达到LVDS标准技术参数要求并确保输出信号的稳定，本文提出增加共模反馈网络来检测两个输出端的共模电平，从而实现共模电压的稳定。LVDS标准中规定输出共模电平的范围为1.125～1.275V，本设计取中间值1.2V 作为参考电压，即共模电平 为1.2V，因此要求设定参考电压 为1.2V。
图2是带共模反馈(CMFB)的LVDS接口驱动电路。
图2中MU、ML 分别是3.5mA电流源和电流沉，当Vin1为高电平、Vin2为低电平时，M1、M3导通而M2、M4截止，电流流过终端电阻(设为 Rterm)产生约350mV的LVDS电压。同样，当Vin1为低电平、Vin2为高电平时，M1、M3截止而M2、M4导通，电流流过终端电阻Rterm产生约350mV的LVDS电压。
图2中共模反馈网络由M13、M14、M18、M17和M19构成的简单比较电路组成，电路中需要的1.2V和0.8V参考电压可由带隙电路提供。
如图2所示，电阻R1和R2将驱动器的输出Vout1和Vout2的电压传到反馈电路与1.2V的电压VREF相比较。假设in2=1,in1=0,此时M3和M2导通电流为I，则驱动器的共模电压VCM由式(1)确定：
REF，则M18的漏电压会增大，从而MU的漏电压降低，电流I会增大，由式(1)可知，当电流I增大，共模电平V会降低。可见，共模反馈环路稳定了LVDS驱动器输出信号的共模电压。
3LVDS驱动器的仿真结果及分析
应用1stSilicon 0.35μm CMOS混合信号工艺，对图2在Cadence Spectre环境下仿真，输入信号速率为1.0Gbps，仿真结果如图3所示，Vout1和Vout2为LVDS的输出信号。图4为两路LVDS信号的共模信号仿真结果，图5为驱动器输出的LVDS信号波形。
将仿真结果与LVDS标准要求进行比较：Vout1、Vout2的幅度范围为1.02V～1.38V，差分输出电压VOD为360mV，在LVDS 规定的250mV～450mV的范围内;共模输出电压VOS为1.209V～1.211V，在LVDS标准规定的1.125V～1.275V范围内。由仿真结果可知，设计的驱动器可以在高达800MHz频率下准确传送LVDS信号，且输出信号摆幅、共模电平等各项指标都满足LVDS标准。
4结论
设计了一个应用于平板显示系统的LVDS驱动器。设计中为了保持LVDS输出信号共模电平Vos的稳定而引入了共模反馈环路。在输入信号为1.0Gbps情况下应用0.35μm CMOS混合信号工艺在Cadence Spectre环境下对LVDS驱动器电路进行了仿真。对仿真结果进行详细分析并将仿真得到的性能指标和LVDS标准所要求的性能指标进行了对比，结果表明，所设计的LVDS驱动器信号传输速率可达800MHz且输出信号电平稳定，完全满足LVDS标准技术参数要求。
参考文献
[1] National Semiconductor LVDS Owner’s Man- ual, National Semiconductor Corp., 2002.
[2] 倪春波，应建华，刘三清，等.LVDS高速I/O接口电路设计[J] .华中科技大学学报(自然科学版)，2003，31(10)：13-15.
[3] 黄哓敏.LVDS驱动器电路设计及硬件实现[D] . 武汉：华中科技大学，2004.
[4] IEEE Standard for Low-Voltage Differential Signals (LVDS) for Scalable Coherent Interface (SCI), 1596.3 SCI-LVDS Standard, IEEE Std. 1596.3-1596.4.
[5] A. Boni, A. Pierazzi, D. Vecchi, LVDS I/O interface for Gb/s-per-pin operation in 0.35-um CMOS Solid-State Circuits, IEEE Journal of, Vol. 36 Issue: 4, pp. 706 -711, April 2001.
[6] Chua-Chin Wang, Jian-Ming Huang, 1.0GBPS LVDS Transceiver Design For LCD Panels, AP-ASIC, Aug.4-5,2004.
作者简介：张涛(1967-)，男，湖南人，博士，武汉科技大学信息科学与工程学院副教授，研究方向为集成电路设计，E-mail:taomzhang@126.com。
注：“本文中所涉及到的图表、注解、公式等内容请以PDF格式阅读原文。”
作者：张 涛 舒林锋 郑冬军 王 靖 鄢进冲
键盘鼠标接口电路损坏的原因 键盘或鼠标接口电路损坏的可能原因有以下几条：
1、贴片电感坏。
2、滤波电容坏。
3、保险电阻坏。
4、提升信号的上拉电阻损坏。
5、键盘或鼠标接口座的虚焊或断针。
6、控制键盘或鼠标的南桥或I/O芯片坏。
7、BIOS坏。
推荐阅读：
安全门与信号接口电路改造研究09-13
人机交互接口电路设计论文（推荐3篇）04-27
用友接口05-27
接口处理05-29
机电接口05-31
传输接口06-01
接口设计论文提纲11-15
接口适配器06-01
接口技术论文提纲11-15
接口测试（精选7篇）03-24
